lmk03328
- 超低噪声、高性能
- 抖动:fout > 100mhz 时的典型值为 100fs(均方根 (rms))
- 峰值信噪比 (psnr):-80dbc,出色的电源噪声抗扰度
- 灵活的器件选项
- 多达 8 路 ac-lvpecl、ac-lvds、ac-cml、hcsl 或 lvcmos 输出或任意组合
- 引脚模式、i2c 模式和 eeprom 模式
- 71 引脚可选择预编程默认启动选项
- 支持自动或手动选择的双路输入
- 晶振输入:10mhz 至 52mhz
- 外部输入:1mhz 至 300mhz
- 频率裕度选项
- 采用低成本可牵引晶振基准精调频率裕度(±50 ppm 典型)
- 无毛刺脉冲的粗调频率裕度 (%),采用输出分频器
- 其他 特性
- 电源:3.3v 内核、1.8v、2.5v、3.3v 输出电源
- 工业温度范围(-40ºc 至 85ºc)
- 封装:7mm × 7mm 48 引脚 wqfn
lmk03328 器件是一款低噪声时钟发生器,具有两个带集成式 vco、灵活时钟分配和扇出的分数 n 频率合成器,在片上 eeprom 中存储有引脚可选配置状态。该器件可为各种千兆位级串行接口和数字器件提供多个时钟,并通过替代多个振荡器和时钟分配器件来降低物料清单 (bom) 成本、减小电路板面积、以及提高可靠性。超低抖动可降低高速串行链路中的比特误码率 (ber)。
对于每个锁相环 (pll),可以选择差分/单端时钟或晶振输入作为 pll 基准时钟。所选的 pll 基准时钟可用于将 vco 频率锁定在基准输入频率的整数或小数倍。各 pll 的 vco 频率可在 4.8ghz 到 5.4ghz 范围内调整。两个 pll/vco 的性能和功能相当。凭借 pll,用户可以根据应用需求灵活地选择预定义或用户定义的环路带宽。每个 pll 有一个后分频器,分频选项包括 2 分频、3 分频、4 分频、5 分频、6 分频、7 分频或 8 分频。
所有输出通道均可选择经过 pll 1 或 pll 2 分频的 vco 时钟作为输出驱动器的时钟源,用以设置最终输出频率。部分输出通道还可以单独选择 pll 1 或 pll 2 的基准输入作为将旁路至相应输出缓冲器的备用时钟源。8 位输出分频器支持 1 至 256(偶数或奇数)的分频范围,输出频率高达 1ghz,并且具有输出相位同步功能。
所有输出对均为以地为基准的 cml 驱动器,具有可编程摆幅,并且可通过交流耦合方式连接到低压差分信号 (lvds)、低压正发射极耦合逻辑 (lvpecl) 或电流模式逻辑 (cml) 接收器。另外,所有输出对还可以单独配置为 hcsl 输出或 2x 1.8v lvcmos 输出。与以电压为基准的驱动器设计(例如,传统的 lvds 和 lvpecl 驱动器)相比,该输出具有更低的功耗(1.8v 时)、更出色的性能和电源抗扰度、以及更少的电磁干扰 (emi)。可通过 status 引脚获取两个额外的 3.3v lvcmos 输出。这是一项可选特性,可在需要 3.3v lvcmos 输出及不需要器件状态信号时使用。
该器件 具有 从片上的可编程 eeprom 或预定义 rom 存储器进行自启动的功能,可通过引脚控制提供多种可选自定义器件模式,且无需串行编程。器件寄存器和片上 eeprom 设置均完全可通过 i2c 兼容串行接口编程。器件从地址可在 eeprom 中编程,lsb 可使用 3 状态引脚设置。
该器件提供有两种频率裕度选项,支持无毛刺脉冲运行,可为标准合规性和系统时序裕度测试等系统设计验证测试 (dvt) 提供支持。通过在内部晶振 (xo) 上使用低成本可牵引晶振并选择该输入作为 pll 合成器的基准,可支持精调频率裕度(用 ppm 表示)。频率裕度范围取决于晶振的修整灵敏度和片上变容二极管范围。xo 频率裕度可通过引脚或 i2c 接口控制,灵活且易于使用。可通过在 i2c 接口更改输出分配值,使粗糙频率裕度(使用 % 表示)可用于任何输出通道,此功能可同步关闭和重新启动输出时钟,以防止分频器更改时出现干扰或短脉冲。
内部电源调节功能提供出色的电源噪声抑制 (psnr),降低了供电网络的成本和复杂性。模拟和数字内核块由 3.3v±5% 电源供电运行,输出块由 1.8v、2.5v、3.3v±5% 电源供电运行。
您可能感兴趣的相似产品
功能与比较器件相同但引脚有所不同
技术文档
类型 | 标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | | | | | 2018年 6月 6日 | ||
应用手册 | | | | | 2023年 11月 29日 | |||
应用手册 | | | 2021年 12月 16日 | ||||
技术文章 | | | 2021年 3月 24日 | ||||
技术文章 | | | 2017年 3月 23日 | ||||
技术文章 | | | 2016年 5月 17日 | ||||
技术文章 | | | 2016年 3月 10日 | ||||
应用手册 | 2016年 1月 7日 | |||||
应用手册 | 2015年 12月 12日 | |||||
技术文章 | | | 2015年 12月 9日 | ||||
evm 用户指南 | 2015年 8月 25日 | |||||
evm 用户指南 | 2015年 8月 25日 |
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
— 具有 2 个 pll、8 路差分输出和 2 路输入的 lmk03328evm 超低抖动时钟发生器 evm
lmk03328evm 评估模块提供了一个完整的时钟平台,针对德州仪器 (ti) 带有双 pll、8 路输出、2 路输入和集成 eeprom 的 lmk03328 超低抖动时钟发生器,评估其 100 fs rms 抖动性能和引脚/软件配置模式和特性。
lmk03328evm 可用作合规性测试、性能评估和初始系统原型设计的灵活、多输出时钟源。边缘安装的 sma 端口用于访问 lmk03328 时钟输入和输出,进而通过市面上出售的同轴电缆、适配器或平衡-非平衡变压器(需单独购买)对接至测试设备和参考板。这一连接可在 ti 的 lmk03328 与第三方 fpga/asic/soc (...)
— tics pro software
texas instruments clocks and synthesizers (tics) pro software is used to program the evaluation modules (evms) for product numbers with these prefixes: cdc, lmk and lmx. these products include phase-locked loops and voltage-controlled oscillators (pll vco), synthesizers and clocking devices.
支持的产品和硬件
产品
时钟发生器
射频 pll 与合成器
时钟缓冲器
振荡器
时钟抖动清除器
时钟网络同步器
硬件开发
评估板
软件
ide、配置、编译器或调试器
clock-tree-architect — 时钟树架构编程软件
— pllatinum sim tool
pllatinumsim-sw is a simulation tool that allows users to create detailed designs and simulations of our pllatinum™ integrated circuits, which include the lmx series of phase-locked loops (plls) and synthesizers.
支持的产品和硬件
产品
射频 pll 与合成器
时钟缓冲器
时钟发生器
iq 解调器
时钟抖动清除器
时钟网络同步器
硬件开发
评估板
软件
应用软件和框架
ide、配置、编译器或调试器
支持软件
pspice-for-ti — 适用于 ti 设计和模拟工具的 pspice®
借助 pspice for ti 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型和记娱乐手机app的解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 pspice for ti 设计和仿真工具中,您可以搜索 ti (...)
封装 | 引脚 | cad 符号、封装和 3d 模型 |
---|---|---|
48 |
订购和质量
- rohs
- reach
- 器件标识
- 引脚镀层/焊球材料
- msl 等级/回流焊峰值温度
- mtbf/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 ti 此产品相关的参数、评估模块或参考设计。
支持和培训
可获得 ti 工程师和记娱乐手机app的技术支持的 ti e2e™ 论坛
所有内容均由 ti 和社区贡献者按“原样”提供,并不构成 ti 规范。请参阅。
如果您对质量、包装或订购 ti 产品有疑问,请参阅 。