zhcaa34 应用简报 | 德州仪器 ti.com.cn-和记娱乐手机app

uart

通用异步收发器 (uart) 是一种非常简单的两线制串行接口，可实现两个设备之间的低速通信。两条推挽单向线为接收 (rx) 和发送 (tx)组件。该接口无需时钟即可工作，因此接收器通过对正电压脉冲的周期进行采样来自动确定位速率。自动位速率检测限制了 uart 所能达到的最大位速率，因此数据速率超过 100kbps 的情况非常少。

uart 仅需要隔离两个通道，较低的速率使得简单易用的低成本和记娱乐手机app的解决方案成为理想的选择。图 1-1 所示为一个使用光耦合器电路的隔离式 uart 接口，以及一个使用 iso6721 的等效电路，ti 的数字隔离器和记娱乐手机app的解决方案适用于成本敏感型应用。

uart 接口通常配置有标准二极管输入和集电极开路输出光耦合器。光耦合器需要额外的电路，这会增加电路板空间并导致额外的功耗。在光耦合器的输入侧，需要将一个串联电阻器 r_i 连接到阳极，从而限制流经二极管的电流。由于器件老化，光耦合器的电流传输比 (ctr) 会降低。为了在系统的整个生命周期内保持相同的性能水平，设计人员必须选择使用一个具有高 r_i 的电阻器来进行过度设计，这会消耗额外的电流。

集电极开路输出需要一个上拉电阻 r_l，从而创建逻辑高电平状态。选择合适的 r_l 值，从而尽可能地降低功耗，同时还保持所需的时序规格。为了确保光耦合器的输出具有最大电压摆幅，从而满足适当的逻辑高电平状态并保持稳健的信号完整性，选择高 r_l 值非常重要。相反，增大此值会降低光耦合器响应高电阻负载和光晶体管高结电容所导致的快速电压变化的速度，最终限制设计人员为 uart 实施的总速度。

与光耦合器和记娱乐手机app的解决方案相比，iso6721 数字隔离器消耗的电流减少了 5 至 10 倍。表 1-1 所示为两个电路之间总电流消耗的差异。此外，由于未使用额外的无源器件，iso6721 提供了非常严格的通道间时序规格和较小的和记娱乐手机app的解决方案尺寸。光耦合器电路的外形尺寸 (7mm × 7.4mm) 约为单个数字隔离器尺寸 (6mm × 4.9mm) 的两倍。iso6721 数字隔离器电路简单易用，是被广泛使用的一种更佳的简单型数字接口和记娱乐手机app的解决方案。

spi

串行外设接口 (spi) 是一种 cmos 逻辑串行接口，需要四条单向数据线路。spi 的优势在于其具有更高的速度，位速率通常会超过 1mbps，在某些情况下甚至会达到 30mbps。spi 的推挽输出可满足快速切换的要求，独立的发送和接收线路支持全双工通信，而共享接口时钟可自动使双方之间的位边界同步，因此能够满足高速要求。spi 是一个“主-辅”接口，这意味着总线上只有一个设备可以控制何时允许进行通信。

需要四个通道来隔离 spi 接口。四种典型的 spi 接口线为 sclk、cs、mosi 和 miso。有两种类型的高速光耦合器可与 spi 一同使用：集电极开路输出和图腾柱输出。这些类型的光耦合器最多只能集成两个通道，这意味着必须将两个到四个光耦合器一同使用从而隔离所有四个 spi 通道。

如 图 1-2 所示，使用高速集电极开路输出时，还需要一个串联电阻 r_i，在这种情况下，电阻器和光耦输入并联电容的组合将产生一个低通滤波器。低通滤波器限制了位速率最大值和 spi 总吞吐量。

为了减轻这种影响，在电阻器 r_i 的两端放置了一个电容器 c_peak，从而锐化位流的边缘。具有集电极开路输出的光耦合器将需要一个上拉电阻器 r_l 来创建逻辑高电平状态。高电阻值不仅会限制可实现的位速率，还会降低电路级的功耗，因此 r_l 值会带来挑战。

除具有集电极开路输出的高速光耦合器外，还提供具有推挽输出的产品。对于高速图腾柱输出光耦合器，输入的配置方式与集电极开路的配置方式相同，但输出为推挽式配置，不需要上拉电阻。该拓扑在光耦合器内部完成输出反转。

考虑到 spi 接口旨在实现快速数据传输，因此隔离系统支持 20mbps 或 10mhz 频率来满足行业速度要求至关重要。一种常见的误解是 spi 接口的数据速度受隔离器速度限制，而实际上是传播延迟限制了速度。时钟到数据路径的往返延迟将限制接口的最大速度。

图 1-3 所示为通过隔离器的 sclk 信号与 miso 响应和接回数据的关系。在图中，来自 soc 的蓝色时钟信号被 mcu 上的隔离器传播延迟所延迟。当 mcu 响应并将数据发送回 soc 时，接收到的数据会通过隔离器经历第二次延迟。因此，初始时钟沿与接收数据之间的总延迟约为隔离器传播延迟的两倍：2 × t_prop < ½ t_sclk。

为了满足 10mhz 的要求，需要满足最大为 25ns 的传输延迟。光耦合器通常需要 350ω 的较小 r_l 才能满足快速时序规格，并且通常将 spi 时钟速率限制在 7mhz，而不考虑额外的裕量。较小的 r_l 会导致光耦合器输出消耗更多的功率。市场上有各种光耦合器和记娱乐手机app的解决方案，但是在高功耗和更严格的时序之间要进行充分权衡。

图 1-2 展示了如何仅用一个 iso6741 器件，而不是使用两个带有附加无源器件的高速光耦合器来隔离 spi。光耦合器电路板尺寸为 12mm × 21.5mm，而 iso6741 数字隔离器的尺寸仅为 16mm × 12mm。iso6741 具有 cmos 输入和推挽输出，因此无需数据路径中的所有无源器件。表 1-2 还对功耗进行了比较。对于更复杂的数字接口和记娱乐手机app的解决方案（如 spi）而言，选择具有可靠时序规格的隔离器来满足快速数据速率要求，同时保持较低的功耗十分关键。

i2c

内部集成电路 (i2c) 接口是一种两线制串行接口，可高效地将多个器件连接在同一总线上。i2c 总线由两条线路组成：一条双向串行数据线路 (sda) 和一条串行时钟线路 (scl)，这两条线路可以是单向的，也可以是双向的，具体取决于设计。总线线路的输出结构为集电极开路，以为总线共享提供便利。i2c 双向通道为隔离带来了独特的挑战。隔离通道必须支持双向数据传输，并且电路必须确保它在由发送器驱动时不会驱动自己的线路。

过去，隔离 i2c 是通过用于控制线路上数据方向的光耦合器和分立式逻辑来实现的。为了避免总线故障和双向线路上的任何闩锁现象，需要使用分立式元件。如果没有分立式元件，则设计就有可能在线路上存在以下风险：左侧将信号线驱动到右边的低电平，然后右侧将信号驱动到左边的低电平。这将产生闩锁条件，在这种情况下，双向线路将不会释放从而返回高电平。图 1-4 所示为一个使用光耦合器的 i2c 隔离电路，其速率可达 400kbps。为简单起见，此 i2c 图显示了“主-辅”实现，其中 scl 仅为单向信号。需要两个光耦合器器件：一个用于发送 scl 和 sda，另一个用于接收 sda。

除了 i2c 接口所需的上拉电阻外，该电路还需要晶体管 q1 和 q2 以及二极管 d1 和 d2，从而产生集电极开路输出并避免双向线路上发生总线争用。330ω 的上拉电阻值可用于为光耦合器输入提供更高的输入电流，从而使所需的开通时间达到要求。

更现代的数字隔离器设计将外部元件进行了集成，从而提供更小、更简单的和记娱乐手机app的解决方案。图 1-5 所示为使用光耦合器的和记娱乐手机app的解决方案与 ti 具有单向时钟和双向数据的单芯片 的布局对比。 集成了防止 sda 同时由隔离器两侧驱动所需的内部电路。 和 在 sda 和 scl 线路上集成了内部电路，从而在设计需要时，在 scl 线路上通过双向控制来实现 i2c 时钟延长。该和记娱乐手机app的解决方案非常简单，因为所具有的 sda 和 scl 是隔离边界任一侧的唯一的单个双向数据引脚。此外，输入经过缓冲，降低了和记娱乐手机app的解决方案的电流消耗，并消除了对 led 限流电阻器的需求。与光耦合器和记娱乐手机app的解决方案相比， 和 显著降低了电路的尺寸和复杂性。

虽然现有的基于光耦合器的设计可能需要多达 16 个分立式元件，但 ti 的 i2c 隔离器和记娱乐手机app的解决方案可在很小的封装内使用多达 6 个元件，同时简化了信号路由。需要与单个 和 一同使用的分立式元件仅包括用于集电极开路 i2c 总线线路的上拉电阻器，以及用于数字隔离器电源引脚的去耦电容器。通过将此元件数量减少到具有少量无源器件的单个数字隔离器，可使设计节省多达三倍的电路板空间。如 图 1-5 所示，光耦合器电路的尺寸为 22mm × 15.5mm，而 隔离器的尺寸仅为 15mm × 8mm。

i2c 接口成为了一种具有吸引力的设计要素的主要原因在于其尺寸小且简单（仅需两条线）。基于光耦合器的隔离式 i2c 和记娱乐手机app的解决方案需要分立式元件，其复杂性使得使用该接口的价值大打折扣。通过使用 和 等数字隔离器和记娱乐手机app的解决方案，设计人员可以在隔离式和记娱乐手机app的解决方案中再现 i2c 接口的紧凑价值。